可做奧鵬院校所有作業(yè)，畢業(yè)論文，咨詢請(qǐng)?zhí)砑観Q：3230981406 微信：aopopenfd777
福師《數(shù)字邏輯》在線作業(yè)一-0001
試卷總分:100 得分:100
一、單選題 (共 20 道試題,共 40 分)
1.對(duì)于TTL與非門閑置輸入端的處理，不可以（ ）.
A.接電源
B.通過電阻3kΩ接電源
C.接地
D.與有用輸入端并聯(lián)
2.和二進(jìn)制數(shù)(1100110111.001)等值的十六進(jìn)制數(shù)學(xué)是( )。
A.337.2
B.637.2
C.1467.1
D.c37.4
3.組合邏輯電路中的險(xiǎn)象是由于（ ）引起的
A.電路未達(dá)到最簡(jiǎn)
B.電路有多個(gè)輸出
C.電路中的時(shí)延
D.邏輯門類型不同
4.一個(gè)無符號(hào)10位數(shù)字輸入的DAC，其輸出電平的級(jí)數(shù)為（ ）
A.4
B.10
C.1024
D.1023
5.74LS160十進(jìn)制計(jì)數(shù)器它含有的觸發(fā)器的個(gè)數(shù)是（ ）
A.1
B.2
C.4
D.6
6.常用的BCD碼有( ）.
A.奇偶校驗(yàn)碼
B.格雷碼
C.8421碼
D.漢明碼
7.以下電路中，加以適當(dāng)輔助門電路，（ ）適于實(shí)現(xiàn)單輸出組合邏輯電路
A.奇偶校驗(yàn)器
B.數(shù)據(jù)選擇器
C.數(shù)值比較器
D.七段顯示譯碼器
8.MOS集成電路采用的是（ ）控制，其功率損耗比較小
A.電壓
B.電流
C.灌電流
D.拉電流
9.要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對(duì)地外接電阻RI（ ）.
A.＞RON
B.＜ROFF
C.ROFF＜RI＜RON
D.＞ROFF
10.設(shè)計(jì)一個(gè)五位二進(jìn)制碼的奇偶位發(fā)生器，需要（ ）個(gè)異或門
A.2
B.3
C.4
D.5
11.采用PLA進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（ ）
A.異或表達(dá)式
B.與非表達(dá)式
C.最簡(jiǎn)“與—或”表達(dá)式
D.標(biāo)準(zhǔn)“或—與”表達(dá)式
12.與CT4000系列相對(duì)應(yīng)的國(guó)際通用標(biāo)準(zhǔn)型號(hào)為（ ）.
A.CT74S肖特基系列
B.CT74LS低功耗肖特基系列
C.CT74L低功耗系列
D.CT74H高速系列
13.與八進(jìn)制數(shù)(47.3 ）8等值的數(shù)為( ）.
A.(100111.011 ）2
B.(27.8 ）16
C.(27.3 ）16
D.(100111.11 ）2
14.與十進(jìn)制數(shù)（53.5 ）10等值的數(shù)或代碼為( ）.
A.(0101 0011.0101 ）8421BCD
B.(36.8 ）16
C.(100101.1 ）2
D.(65.7 ）8
15.一個(gè)無符號(hào)4位權(quán)電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為（ ）
A.4KΩ
B.5KΩ
C.10KΩ
D.20KΩ
16.74LS160十進(jìn)制計(jì)數(shù)器它含有的觸發(fā)器的個(gè)數(shù)是（ ）
A.1
B.2
C.4
D.6
17.若干個(gè)具有三態(tài)輸出的電路輸出端接到一點(diǎn)工作時(shí)，必須保證（）
A.(A) 任何時(shí)候最多只能有一個(gè)電路處于三態(tài)，其余應(yīng)處于工作態(tài)。
B.(B) 任何時(shí)候最多只能有一個(gè)電路處于工作態(tài)，其余應(yīng)處于三態(tài)。
C.(C) 任何時(shí)候至少要有兩個(gè)或三個(gè)以上電路處于工作態(tài)。
D.(D) 以上說法都不正確。
18.TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（ ）相當(dāng)于輸入邏輯“0”
A.懸空
B.通過電阻2.7kΩ接電源
C.通過電阻2.7kΩ接地
D.通過電阻510Ω接地
19.邏輯變量的取值１和０不可以表示( ）.
A.開關(guān)的閉合、斷開
B.電位的高、低
C.數(shù)量的多少
D.電流的有、
20.設(shè)計(jì)一個(gè)8421碼加1計(jì)數(shù)器，至少需要（ ）觸發(fā)器
A.3
B.4
C.6
D.10
二、判斷題 (共 25 道試題,共 50 分)
21.因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立 。（ ）
22.OC門，即集電極開路門，是一種能夠?qū)崿F(xiàn)線邏輯的電路 。（ ）
23.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制
24.數(shù)據(jù)分配器是一種單輸入、多輸出的組合邏輯電路，它將一路輸入變?yōu)槎嗦份敵?。（ ）
25.狀態(tài)圖是一種無向圖
26.PLD的基本結(jié)構(gòu)是與門和或門
27.當(dāng)8421奇校驗(yàn)碼在傳送十進(jìn)制數(shù)（8 ）10時(shí)，在校驗(yàn)位上出現(xiàn)了1時(shí)，表明在傳送過程中出現(xiàn)了錯(cuò)誤 。（ ）
28.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分 。（ ）
29.計(jì)算器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)
30.0FEH是我們數(shù)制中的十六進(jìn)制 。（ ）
31.公式化簡(jiǎn)法中有吸收法、消去法、合并法等等 。（ ）
32.實(shí)際上，信號(hào)經(jīng)過任何邏輯門和導(dǎo)線都回產(chǎn)生時(shí)間延遲。
33.CMOS OD門（漏極開路門 ）的輸出端可以直接相連，實(shí)現(xiàn)線與 。（ ）
34.復(fù)合邏輯運(yùn)算不是邏輯運(yùn)算 。（ ）
35.判斷一個(gè)電路是否可能產(chǎn)生險(xiǎn)象的方法有代數(shù)法和卡諾圖法
36.利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài) 。（ ）
37.方波的占空比為0.5 。（ ）
38.對(duì)邊沿JK觸發(fā)器，在CP為低電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。
39.若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等 。（ ）
40.邏輯變量反映邏輯狀態(tài)的變化，邏輯變量?jī)H能取值“0”或“1”
41.邏輯變量只有0、1兩種取值可能
42.編碼與譯碼是互逆的過程 。（ ）
43.多路選擇器是一種單路輸入，多路輸出的組合邏輯電路
44.異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù) 。（ ）
45.邏輯變量的取值，１比０大 。
三、多選題 (共 5 道試題,共 10 分)
46.下列信號(hào)中，（ ）是數(shù)字信號(hào)
A.交流電壓
B.開關(guān)狀態(tài)
C.交通燈狀態(tài)
D.無線電載波
47.下列二進(jìn)制數(shù)中是奇數(shù)的有 ( )
A.00101001111110101
B.00010000110111010
C.10111011111101
D.1000000011110101
48.常用描述邏輯函數(shù)的方法有 ( ) 。
A.邏輯表達(dá)式
B.真值表
C.邏輯圖
D.卡諾圖
49.555定時(shí)器可以組成( ） 。
A.多諧振蕩器
B.單穩(wěn)態(tài)觸發(fā)器
C.施密特觸發(fā)器
D.JK觸發(fā)器
50.PLD器件的基本結(jié)構(gòu)組成有( ) 。
A.與陣列
B.或陣列
C.輸入緩沖電路
D.輸出電路
