可做奧鵬院校所有作業(yè)，畢業(yè)論文，咨詢請(qǐng)?zhí)砑観Q：3230981406      微信：aopopenfd777

東 北 大 學(xué) 繼 續(xù) 教 育 學(xué) 院
計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)X 試 卷（作業(yè)考核 線上2）  A  卷
（共    6    頁(yè)）
總分        題號(hào)        一        二        三        四        五        六        七        八        九        十
        得分                                                                               
一 選擇題 （單項(xiàng)選擇，1分，共40分）
1.        計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指（      ）。
A  RAM存貯器   B  ROM存貯器  
C 主存貯器       D  cache、主存貯器和外存貯器
2.        相聯(lián)存貯器是按（      ）進(jìn)行尋址的存貯器。
A  地址方式   B  堆棧方式   C 內(nèi)容指定方式 D  地址方式與堆棧方式
3.        若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（      ）。
A 階符與數(shù)符相同為規(guī)格化數(shù)
B 階符與數(shù)符相異為規(guī)格化數(shù)
C 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)
D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)
4.        定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是（      ）。
A -215 ~  +（215  -1）      B -（215 C1）~ +（215 C1）
C -（215 + 1）~  +215          D -215  ~  +215
5.        某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（      ）。
A  64，16       B 16，64      C  64，8       D 16，16
6.        中斷向量地址是（      ）。
A 子程序入口地址                   B 中斷服務(wù)例行程序入口地址
C中斷服務(wù)例行程序入口地址的指示器  D 中斷返回地址
7.        馮?諾依曼機(jī)工作的基本方式的特點(diǎn)是（      ）。
A  多指令流單數(shù)據(jù)流   B  按地址訪問并順序執(zhí)行指令
C  堆棧操作           D  存貯器按內(nèi)容選擇地址
8.        在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（      ）來實(shí)現(xiàn)。
A  原碼運(yùn)算的二進(jìn)制減法器   B  補(bǔ)碼運(yùn)算的二進(jìn)制減法器
C  原碼運(yùn)算的十進(jìn)制加法器   D  補(bǔ)碼運(yùn)算的二進(jìn)制加法器
9.        主存貯器和CPU之間增加cache的目的是（      ）。
A  解決CPU和主存之間的速度匹配問題
B  擴(kuò)大主存貯器容量
C  擴(kuò)大CPU中通用寄存器的數(shù)量
D  既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量
10.        為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（      ）。
   A  通用寄存器    B  堆棧      C  存儲(chǔ)器      D  外存
11.        某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是（      ）。
A. 64K          B. 32K         C. 64KB        D. 32 KB
12.        計(jì)算機(jī)操作的最小時(shí)間單位是（      ）。
A．時(shí)鐘周期     B．指令周期     C．CPU周期    D．微周期
13.        微程序控制器中，機(jī)器指令與微指令的關(guān)系是（      ）。
A. 每一條機(jī)器指令由一條微指令來執(zhí)行
B. 每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行
C. 每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行
D. 一條微指令由若干條機(jī)器指令組成
14.        發(fā)生中斷請(qǐng)求的條件之一是（      ）。
A. 一條指令執(zhí)行結(jié)束        B. 一次 I/O 操作結(jié)束
C. 機(jī)器內(nèi)部發(fā)生故障        D. 一次DMA 操作結(jié)束
15.        假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是（      ）。
   A  11001011     B  11010110     C  11000001     D  11001001
16.        完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（      ）。
A  運(yùn)算器、存儲(chǔ)器、控制器 ；   B  外部設(shè)備和主機(jī) ；
C  主機(jī)和實(shí)用程序 ；           D  配套的硬件設(shè)備和軟件系統(tǒng) ；
17.        某一RAM芯片，其容量為512×8位，包括電源和接地端，該芯片引出線的最小數(shù)目應(yīng)是（      ）。
A  23          B  25          C  50          D  19
18.        至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是（      ）。
A．節(jié)約元件                B 運(yùn)算速度快
C 物理器件的性能決定       D 信息處理方便
19.        在CPU中跟蹤指令后繼地址的寄存器是______。
A 主存地址寄存器   B 程序計(jì)數(shù)器   C 指令寄存器   D 狀態(tài)條件寄存器
20.        采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)（      ）時(shí)間。
A.指令周期      B.機(jī)器周期      C.存儲(chǔ)周期        D.總線周期
21.        在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉（      ）標(biāo)志，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。
A  中斷允許    B  中斷請(qǐng)求    C  中斷屏蔽    D 中斷保護(hù)
22.        CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了（      ）。
A  能進(jìn)入中斷處理程序，并能正確返回源程序    B  節(jié)省主存空間
C  提高處理機(jī)速度                            D  易于編制中斷處理程序
23.        采用虛擬存貯器的主要目的是（      ）。
A  提高主存貯器的存取速度   B  擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度
C  提高外存貯器的存取速度   D  擴(kuò)大外存貯器的存貯空間
24.        運(yùn)算器雖有許多部件組成，但核心部件是（      ）。
A.數(shù)據(jù)總線    B.算術(shù)邏輯運(yùn)算單元    C.多路開關(guān)     D.累加寄存器
25.        單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用（      ）。
A.堆棧尋址方式    B.立即尋址方式   C.隱含尋址方式  D.間接尋址方式
26.        為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（      ）。
A.用程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址
B.用微程序計(jì)數(shù)器μPC來產(chǎn)生后繼微指令地址
C.通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址
D.通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址
27.        微指令操作碼長(zhǎng)9位，采用字段直接編碼方式，分3段每段3位。則共能表示    種微命令，最多可并行（      ）個(gè)。
  A．21，3         B．9，9       C．24，2     D．18，3
28.        周期挪用方式常用于（      ）方式的輸入/輸出中 。
A DMA         B 中斷        C 程序傳送        D 通道
29.        下列數(shù)中最大的數(shù)是（      ）。
A．（10011001）2     B.（227）8     C.（98）16     D.（152）10
30.        （      ）表示法主要用于表示浮點(diǎn)數(shù)中的階碼。
A. 原碼         B. 補(bǔ)碼         C. 反碼        D. 移碼
31.        在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是（      ）。
A. BCD碼      B. 16進(jìn)制      C. 格雷碼    D. ASCⅡ碼
32.        下列有關(guān)運(yùn)算器的描述中，（      ）是正確的。
A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算       B. 只做加法     
C.能暫時(shí)存放運(yùn)算結(jié)果               D. 既做算術(shù)運(yùn)算，又做邏輯運(yùn)算
33.        EPROM是指（      ）。
A. 讀寫存儲(chǔ)器                      B. 只讀存儲(chǔ)器     
C. 可編程的只讀存儲(chǔ)器              D. 光擦除可編程的只讀存儲(chǔ)器
34.        設(shè)［X］補(bǔ)=1.x1x2x3x4,當(dāng)滿足（      ）時(shí)，X > -1/2成立。
A．x1必須為1，x2x3x4至少有一個(gè)為1     B．x1必須為1，x2x3x4任意
C．x1必須為0，x2x3x4至少有一個(gè)為1     D．x1必須為0，x2x3x4任意
35.        CPU主要包括（      ）。
A.控制器              B.控制器、 運(yùn)算器
C.運(yùn)算器和主存        D.控制器、ALU和主存
36.        在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為（      ）。
A. 隱含尋址    B. 立即尋址     C. 寄存器尋址     D. 直接尋址
37.        存儲(chǔ)器位擴(kuò)展是指增大了（      ）
   A．字?jǐn)?shù)    B．字長(zhǎng)    C．速度     D．以上都不是
38.        計(jì)算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序”的概念，最早提出這種概念的是（      ）。
A.巴貝奇         B.馮. 諾依曼  C.帕斯卡      D.貝爾
39.        下列不屬于微指令設(shè)計(jì)所追求的目標(biāo)的是（      ）。
  A．提高微程序的執(zhí)行速度      B．縮短微指令的長(zhǎng)度
  C．提高微程序設(shè)計(jì)的靈活性    D．增大控制存儲(chǔ)器的容量
40.        外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器（      ）。
A.速度快，容量大，成本高             B.速度慢，容量大，成本低
C.速度快，容量小，成本高             D.速度慢，容量大，成本高

二 （1分，共20分）
1.        EPROM是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種。（    ）
2.        半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶。（    ）
3.        垂直型微指令采用較長(zhǎng)的微程序結(jié)構(gòu)去換取較短的微指令結(jié)構(gòu)。（    ）
4.        多體交叉存儲(chǔ)器主要解決擴(kuò)充容量問題。（    ）
5.        一個(gè)指令周期由若干個(gè)機(jī)器周期組成。（    ）
6.        Cache的功能由軟硬件共同實(shí)現(xiàn)。（    ）
7.        與微程序控制器相比，組合邏輯控制器的速度較快。（    ）
8.        計(jì)算機(jī)唯一能直接執(zhí)行的語言是機(jī)器語言。（    ）
9.        第一臺(tái)電子數(shù)字計(jì)算機(jī)ENIAC采用的就是二進(jìn)制表示數(shù)據(jù)。（    ）
10.        一位十進(jìn)制數(shù)用BCD碼表示需要4位二進(jìn)制碼。（    ）
11.        DRAM芯片地址線復(fù)用是為了減少芯片引出線的數(shù)目。（    ）
12.        定點(diǎn)機(jī)算術(shù)運(yùn)算會(huì)產(chǎn)生溢出是因?yàn)閮?nèi)存容量不夠大。（    ）
13.        浮點(diǎn)加減運(yùn)算中，尾數(shù)溢出則表示浮點(diǎn)運(yùn)算溢出。（    ）
14.        計(jì)算機(jī)中采用多級(jí)存儲(chǔ)系統(tǒng)的目的是為了解決存儲(chǔ)器容量、速度、價(jià)格之間的矛盾，取得盡可能理想的性能價(jià)格比。（    ）
15.        運(yùn)算器的核心部件是ALU。 （    ）
16.        存儲(chǔ)器的存取周期是指存儲(chǔ)器的讀出時(shí)間。（    ）
17.        DRAM必須刷新。（    ）
18.        存儲(chǔ)器主要用來存放程序。（    ）
19.        運(yùn)算器的功能是進(jìn)行算術(shù)運(yùn)算。（    ）
20.        控制存儲(chǔ)器用來存放實(shí)現(xiàn)全部指令系統(tǒng)的所有微程序。（    ）

三 （8分）某微機(jī)的指令格式如下所示：
         15           10  9             8 7             0
操作碼        X        D
其中，D表示位移量，X為尋址特征位，且有：
X=00――直接尋址；
X=01――用變址寄存器X1進(jìn)行變址尋址；
X=10――用變址寄存器X2進(jìn)行變址尋址；
X=11――相對(duì)尋址。
設(shè)（PC）=1234H，（X1）=0037H，（X2）=110AH（H代表十六進(jìn)制數(shù)），請(qǐng)確定下列指令中操作數(shù)的有效地址。
(1)4420H    (2)2244H    (3)13DFH    (4)3525H   







四 （10分）某計(jì)算機(jī)有5級(jí)中斷，硬件中斷響應(yīng)從高到低優(yōu)先順序是：I1→I2→I3→I4→I5?；卮鹣铝袉栴}：
（1）在下表中設(shè)計(jì)各級(jí)中斷處理程序的中斷屏蔽碼（假設(shè)1為屏蔽，0為開放），使中斷處理優(yōu)先順序?yàn)镮5→I1→I4→I3→I2。








（2）若在運(yùn)行主程序的t1時(shí)刻（如下圖所示），同時(shí)出現(xiàn)I2、I3級(jí)中斷請(qǐng)求，而在CPU處理其中I3級(jí)中斷過程中某時(shí)刻（記為t2）又同時(shí)出現(xiàn)I4、I5級(jí)中斷請(qǐng)求。請(qǐng)按（1）設(shè)定的中斷處理次序在下圖中畫出CPU運(yùn)行上述程序的軌跡，并在t軸上標(biāo)注t2時(shí)刻。










五 （10分）設(shè)浮點(diǎn)數(shù)字長(zhǎng)為16位，其中階碼是5位移碼，尾數(shù)是11位補(bǔ)碼（含1位數(shù)符），基值為2。請(qǐng)將十進(jìn)制數(shù)（11/128）按上述格式表示成二進(jìn)制規(guī)格化浮點(diǎn)數(shù)，并寫出該格式的規(guī)格化浮點(diǎn)數(shù)表示數(shù)的范圍。












六 （12分）設(shè)某計(jì)算機(jī)主存采用了直接映射的Cache，已知主存容量為4MB，Cache容量為4096B，字塊長(zhǎng)度為8個(gè)字（32位/字）。要求：
（1）設(shè)計(jì)該主存的地址格式（畫圖表示各字段名稱及位數(shù)）。
（2）設(shè)Cache初態(tài)為空，若CPU依次從主存第0,1，…，99號(hào)單元讀出100個(gè)字（每次讀出一個(gè)字，即按字編址），并按此次序再重復(fù)10次讀取，問命中率是多少？要求列出計(jì)算過程。
（3）如果Cache的存取周期是5ns，主存的存取周期是50ns，根據(jù)（2）求出的命中率，計(jì)算該Cache-主存系統(tǒng)的平均存取時(shí)間。