東 北 大 學(xué) 繼 續(xù) 教 育 學(xué) 院
計(jì)算機(jī)數(shù)字邏輯基礎(chǔ)X 試 卷（作業(yè)考核 線上2） A 卷（共5 頁）
總分 題號 一 二 三 四 五 六 七 八 九 十
得分
一、單項(xiàng)選擇題。在備選答案中選出一個正確答案。（40分）
01. A+BC=（ ）。
A. A+B B. A+C C.（A+B）（A+C） D. B+C
02. 二進(jìn)制數(shù)11001轉(zhuǎn)換成十進(jìn)制數(shù)應(yīng)為（ ）。
A．18 B．25 C．32 D．45
03. 圖1所示電路，輸出F為（ ）。
A、AB B、A+B C、A⊙B D、A÷B
04. 圖2所示電路，輸出F為（ ）。
A、A⊙B B、AB C、A+B D、A÷B
05. 圖3電路為NMOS（ ）。
A、與非門 B、異或門 C、與或非門 D、或非門
06. 石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（ ）。
A.速度高 B.電路簡單 C.振蕩頻率穩(wěn)定 D.輸出波形邊沿陡峭
07．以下電路中常用于總線應(yīng)用的有（ ）。
A.三態(tài)門 B.OC門 C. 漏極開路門 D.CMOS與非門
08．若在編碼器中有50個編碼對象，則要求輸出二進(jìn)制代碼位數(shù)至少應(yīng)為（ ）位。
A.5 B.6 C.10 D.50
09. 一個16選一的數(shù)據(jù)選擇器，其數(shù)據(jù)輸入端有（ ）個。
A.1 B.2 C.4 D.16
10．用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) ，應(yīng)使（ ）。
A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0
C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0
11. 電路如圖4所示，當(dāng)X2X1X0=011時，F(xiàn)2F1F0=（ ）。
A、110 B、101 C、100 D、011
12. 電路如圖4所示，當(dāng)X2X1X0=111時，F(xiàn)2F1F0=（ ）。
A、000 B、011 C、101 D、010
13. 圖5所示電路，當(dāng)EN=1時，（ ）。
A、 M為輸入，N為輸出 B、 N為輸入，M為輸出
C、 N為輸入，EN為輸出 D、 M為輸入，EN為輸出
14.欲使D觸發(fā)器按Qn+1= n工作，應(yīng)使輸入D=（ ）。
A.0 B.1 C.Q D.
15.圖6所示電路，D3D2D1D0=0000，B加高電平，C與A相連所構(gòu)成的加法計(jì)數(shù)器是（ ）。
A、10進(jìn)制 B、5進(jìn)制 C、11進(jìn)制 D、6進(jìn)制
16. 圖6所示電路，D3D2D1D0=0010，B加高電平，C與A相連所構(gòu)成的加法計(jì)數(shù)器是（ ）。
A、10進(jìn)制 B、9進(jìn)制 C、6進(jìn)制 D、8進(jìn)制
17. 圖6所示電路，D3D2D1D0=0110， B加高電平，C與A相連所構(gòu)成的加法計(jì)數(shù)器是（ ）。
A、12進(jìn)制 B、5進(jìn)制 C、6進(jìn)制 D、13進(jìn)制
18. 圖7所示電路為（ ）。
A、異步時序電路 B、同步時序電路
C、同步組合電路 D、異步組合電路
19. 256×4的RAM構(gòu)成容量為4K×8的RAM，需要的片數(shù)為（ ）。
A.2 B.4 C.8 D.32
20. 一個RAM芯片有10條地址線，8條輸出線，該芯片能存儲二進(jìn)制數(shù)碼的個數(shù)為（ ）。
A、1024×8個 B、102 個 C、210×8個 D、210 個
二、判斷題（30分）
1. RAM中的信息，當(dāng)電源斷掉后又接通，則原存的信息不會改變。（ ）
A錯誤 B正確
2. 施密特觸發(fā)器有兩個穩(wěn)態(tài)。（ ）
A錯誤 B正確
3. 十進(jìn)制數(shù)97轉(zhuǎn)換成二進(jìn)制數(shù)為1100001。（ ）
A錯誤 B正確
4. 八進(jìn)制數(shù)(16)8比十進(jìn)制數(shù)(16)10小。（ ）
A錯誤 B正確
5. 將模擬量轉(zhuǎn)換為數(shù)字量的過程稱為模/數(shù)轉(zhuǎn)換。（ ）
A錯誤 B正確
6. 同步時序電路具有統(tǒng)一的時鐘CP控制。（ ）
A錯誤 B正確
7. 組合電路不含有記憶功能的器件。（ ）
A錯誤 B正確
8. D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（ ）
A錯誤 B正確
9. RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（ ）
A錯誤 B正確
10. 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（ ）
A錯誤 B正確
11. 編碼與譯碼是互逆的過程。（ ）
A錯誤 B正確
12. 構(gòu)成時序電路必須有計(jì)數(shù)器。（ ）
A錯誤 B正確
13. 同步時序電路由組合電路和存儲器兩部分組成。（ ）
A錯誤 B正確
14. 時序電路不含有記憶功能的器件。（ ）
A錯誤 B正確
15. 多諧振蕩器因?yàn)榻?jīng)過多次諧振才產(chǎn)生矩形波，所以稱它為多諧振蕩器。（ ）
A錯誤 B正確
三、（10分）試用卡諾圖化簡下列邏輯函數(shù)。
1. F(A,B,C,D)=∑m(0,1,2,3,6,8)+∑d(10,11,12,13,14,15)
2. F=∑m(1，3，5，9)+∑d(7，11，13
四、（10分）試用圖8所示輸出低電平有效的3線-8線譯碼器和邏輯門設(shè)計(jì)一組合電路。該電路輸入X，輸出F均為三位二進(jìn)制數(shù)。二者之間關(guān)系如下：
2≤X≤5時 F=X+2
X<2時 F=1
X>5時 F=0
五、（10分）試用圖9所示74161采用預(yù)置端送0法構(gòu)成十二進(jìn)制計(jì)數(shù)器。
圖9
奧鵬，國開，廣開，電大在線，各省平臺，新疆一體化等平臺學(xué)習(xí)
詳情請咨詢QQ : 3230981406或微信:aopopenfd777
